OpenAI и Synopsys създават GPT-Synopsys за автономно проектиране на полупроводникови чипове
Снимка: The Decoder / Synopsys / OpenAI
Лабораторията OpenAI и глобалният лидер в софтуера за проектиране на интегрални схеми Synopsys обявиха стратегическо партньорство за създаването на GPT-Synopsys – специализиран фронтиерен модел за автоматизация на електронното проектиране (EDA) [1]. Моделът е обучен да оперира със сложните инженерни инструменти на Synopsys като опитен инженер, ускорявайки драматично разработката на полупроводници (Semiconductor) [2].
Автономна оптимизация на логическия и физическия дизайн
Проектирането на съвременни чипове с милиарди транзистори е един от най-сложните интелектуални процеси в света, изискващ месеци на прецизно писане на Verilog/VHDL код, логическа симулация и физическо разположение (Place and Route) [1]. GPT-Synopsys интегрира абстрактното разсъждение с детайлното познаване на технологичните правила за производство (design rules) на водещите леярни.
В първоначални тестове с пилотни клиенти от полупроводниковия сектор моделът успява да съкрати циклите за постигане на времево затваряне (timing closure) с над 70%, намирайки нестандартни геометрични конфигурации за намаляване на консумацията на енергия [2].
Собствените чип амбиции на OpenAI
Анализатори подчертават, че за OpenAI това партньорство има двойно предназначение [2]. Освен създаването на комерсиален продукт за клиентите на Synopsys, компанията на Сам Алтман използва модела за ускоряване на собствената си вътрешна програма за разработка на специализирани изчислителни ускорители (ASIC).
Чрез използване на изкуствен интелект за проектиране на следващото поколение хардуер за обучение на изкуствен интелект, OpenAI затваря ключов цикъл за технологично самоусъвършенстване [1].
Силициевата рекурсия: Автоматизиране на фундаменталния физически слой на изчисленията
Сътрудничеството между OpenAI и Synopsys очертава най-важния структурен етап в съвременното развитие на технологиите: прехода към „силициева рекурсия“. Досега човешкият инженерен капацитет беше главното тясно място в закона на Мур. Дори при наличие на най-съвършените EUV литографски машини, проектирането и верификацията на нов чип отнемаха до три години и стотици милиони долари инвестиции.
Когато фронтиерен ИИ модел поеме оптимизацията на транзисторните пътища и физическата верификация, времето от архитектурна скица до готов за производство файл (tape-out) се свива до седмици. Това позволява създаването на хиперспециализирани чипове за конкретни моделни архитектури, които биха били икономически неизгодни при традиционния бавен процес.
Тази иновация допълнително увеличава геополитическото предимство на САЩ в полупроводниковия дизайн. Докато производството все още зависи от сложни физически вериги за доставки, софтуерната монополизация на ИИ-проектирането гарантира технологична преднина, която трудно може да бъде наваксана с конвенционални инженерни методи.
Инфографика: Анализ на Svetni.me